Samsung показала нову архітектуру пам’яті для ШІ-чипів

Samsung Electronics показала концептуальну архітектуру zHBM, у якій високошвидкісну пам'ять розміщують безпосередньо над процесором для штучного інтелекту. Розробку продемонстрували на виставці Future of Memory and Storage 2026 у Каліфорнії. У сучасних AI-прискорювачах блоки HBM зазвичай встановлюють поруч із графічним або спеціалізованим процесором на спільній підкладці.

У системі zHBM пам'ять і обчислювальний чип мають бути об'єднані вертикально – вздовж осі Z. Така конструкція скорочує шлях передавання даних між пам'яттю та процесором. Це має збільшити пропускну здатність, зменшити затримки та скоротити енергоспоживання під час роботи великих моделей штучного інтелекту.

За попередніми оцінками Samsung, zHBM може забезпечити приблизно вчетверо більшу пропускну здатність порівняно з HBM4. Цільовий рівень енергоспоживання становить близько чверті від показника систем на базі HBM4. Для виробництва такої пам'яті компанія планує використовувати технологію з'єднання кількох пластин wafer-to-wafer.

Вона має забезпечити десятки тисяч каналів обміну даними між пам'яттю та обчислювальним блоком. Samsung також показала концепцію zNAND-O – нову архітектуру NAND-пам'яті, орієнтовану на системи штучного інтелекту. Обидві розробки поки представлені як концептуальні моделі, а строки їхнього серійного виробництва компанія не назвала.

Паралельно Samsung розширює виробництво традиційної високошвидкісної пам'яті. У 2026 році компанія розпочала комерційні постачання HBM4 і передала великим клієнтам перші зразки HBM4E. За матеріалами: The Korea Herald, Seoul Economic Daily, Samsung Electronics